Taktflankensteuerung
Bei asynchronen, nicht taktgesteuerten Speicher-ICs können Störungen der Eingangspegel zu nicht vorhersehbaren Ergebnissen führen. Die Taktsteuerung verbessert das Schaltverhalten der Speicherbausteine. Die Auswertung der Eingangspegel ist auf den Zeitbereich des steuernden Taktpegels begrenzt. Innerhalb der Taktzeit liegende, kurzzeitige Pegeländerungen der Eingangssignale verfälschen weiterhin das erwartete Ergebnis. Mit einer Taktflankensteuerung sinkt die allgemeine Störanfälligkeit auf den sehr kurzen Zeitraum der Taktflanke. Die Taktflankensteuerung ermöglicht ein synchrones Steuern mehrerer Speicher-FF, auch wenn diese gewisse Fertigungstoleranzen aufweisen.
Zur Taktflankensteuerung muss ein anliegender Taktpegel in einen sehr kurzen Nadelimpuls umgewandelt werden. Die Impulsformung kann wie in der Analogtechnik durch einen RC-Hochpass erfolgen. Mit einer entsprechend geschalteten Diode werden dann positive oder negative Nadelpulse für eine High oder Low aktive Steuerung ausgewählt.
In den dynamisch getakteten digitalen Speichern sind Impulsglieder für positive oder negative Schaltflanken integriert. In jeder Schaltung, auch im digitalen Gatter, kommt es zwischen Eingang und Ausgang zu Signallaufzeiten. Durch Zusammenschalten einzelner Gatter mit einem oder einer ungeraden Zahl von Invertern werden die in der Schaltung kurzen Laufzeiten der Signale zur Impulsformung genutzt.
Die Signallaufzeiten sind für die ansteigende und fallende Signalflanke etwas unterschiedlich. Sie variieren auch mit den Schaltkreisfamilien. DTL-Gatter (Dioden-Transistor-Logig) sind mit ≈ 30 ns langsamer als TTL-Gatter mit ≈ 10 ns (Transistor-Transistor-Logig), die es auch als High-Speed TTL mit ≈ 5 ns gibt. Noch kürzere Schaltzeiten haben Schottky-TTL-Gatter mit ≈ 3 ns. Die durchschnittlichen Werte sind in den Datenblättern angegeben.
Das Bild zeigt im oberen Teil den zeitlichen Signalversatz eines Standard-TTL-Inverters, entstanden als Simulationsergebnis mit den Delayzeiten aus der Bauteilbibliothek von Multisim. Im unteren Bildteil wurde ein Impulsglied aus drei der Inverter und einem UND-Gatter untersucht. Der Eingangstakt des 1 MHz Rechtecksignals wird in sehr kurze Taktpulse gleicher Frequenz umgewandelt. Zur besseren Darstellung wurde der Ausgangspuls durch drei in Reihe geschaltete Inverter zeitlich verlängert.
Die Funktionsweise kann wie folgt beschrieben werden. Mit Low Pegel am Eingang E liegen die Eingänge des UND-Gatters auf A = 0 und B = 1. Zeitgleich mit dem Wechsel des Eingangs auf High wird am UND-Gatter A = 1 und sein Ausgang schaltet auf Q = 1. Nach der Signallaufzeit durch einen oder einer ungeraden Anzahl von Invertern wechselt der untere Eingangspegel des UND-Gatters auf B = 0 und sein Ausgang auf Q = 0. Mit der fallenden Eingangsflanke wird zeitgleich am UND-Gatter der Eingang A = 0 und nach der Verzögerungszeit B = 1. Der Ausgang des UND-Gatters bleibt auf LOW, bis mit steigender Signalflanke bei E der Folgezyklus beginnt.
Das nächste Beispiel zeigt ein Impulsglied, um nachfolgende Speicher auf die fallende Taktflanke zu triggern. Das UND-Gatter ist durch ein NOR-Gatter ersetzt worden. Aus dem Verlauf beider Eingangssignale am NOR-Gatter erklärt sich auch die Impulsformung.
Mit einem Exklusiv-ODER (XOR), dem Antivalenz-Gatter, lassen sich Triggerpulse sowohl für die steigende als auch fallende Taktflanke erzeugen.
