Synchronzähler

Bei Digitalzählern, die nach dem Synchronprinzip arbeiten, steuert der Zähltakt alle Speicher-Flipflops gleichzeitig an. Eine Addition der Signallaufzeiten, die bei den Asynchronzählern durch die Taktweitergabe von Stufe zu Stufe entsteht, gibt es nicht mehr. Die Ausgangspegel aller Stufen erscheinen gleichzeitig nach der steuernden Taktflanke. Im Vergleich zu Asynchronzählern erlaubt das Synchronverfahren wesentlich höhere maximale Zählfrequenzen. Der Schaltungsaufwand ist bei Synchronzählern allerdings größer.

Beim Taktwechsel bestimmen die Eingangspegel jedes Speicherglieds, ob das Flipflop neu gesetzt wird oder seinen vorherigen Zustand speichert. Da alle Pegelzustände an den Eingängen schon zum Taktbeginn fest anliegen müssen, lassen sich Synchronzähler nicht direkt mit T-Flipflops aufbauen. Zwischen den einzelnen Stufen sind Zusatzgatter notwendig, die vom Takt und den Ausgangssignalen der Vorstufen gesteuert werden. Sehr gut geeignet sind universellen JK-Master-Slave Speicher. Der J- und K-Eingang des 1. FF liegt gemeinsam auf High Pegel. Sein Ausgang steuert die verbundenen J- und K-Eingänge der Folgestufe. Der J- und K-Eingang jedes weiteren Speicher-FF ist mit einem UND Gattern verbunden, das die Ausgangspegel der vorhergehenden Speicher-FF auswertet.

Synchrone 4-Bit-Dualzähler

Vorwärtszähler

Der Zähler hat vier Speicher-FF und kann von dual 0000 bis dual 1111 zählen. Mithilfe der Zustandstabelle für die Ausgänge Q0 bis Q3 kann die oben beschriebene Steuerschaltung ermittelt werden. Das FF I schaltet bei jedem Takt um und halbiert somit die Taktfrequenz. Das FF II wird nur dann neu gesetzt, wenn der Ausgang Q0 = 1 ist, sonst speichert es den vorherigen Zustand. Das FF III muss gesetzt werden, wenn Q0 und Q1 gleichzeitig High Pegel haben. Entsprechend darf FF IV nur bei Q0 = Q1 = Q2 = 1 gesetzt werden.

Da der Zähler mit JK-Master-Slave Flipflops aufgebaut ist, erscheinen die neuen Ausgangspegel nach der fallenden Taktflanke. Die Hilfslinien im Zeitablaufdiagramm zeigen deutlich, dass bei der Synchronsteuerung alle Ausgangssignale gleichzeitig gesetzt werden. Im Vergleich mit den Asynchronzählern addieren sich entlang der Zählerkette die Signallaufzeiten nicht mehr.

Rückwärtszähler

Besteht bei den Speichern freier Zugriff auf die Q- und Q-nicht Ausgänge, sind zum rückwärts Zählen ab dem zweiten FF zur gemeinsamen Steuerung der J- und K-Eingänge die Q-nicht Ausgänge mit den UND Gattern zu verbinden. Die Ausgangspegel werden an Q abgenommen. Sind nur Q-Ausgänge vorhanden, müssen Inverter vor die entsprechenden UND Eingänge geschaltet werden. In diesem Fall verringert sich die maximal erreichbare Zählfrequenz infolge zusätzlicher Signallaufzeiten durch die Inverter.

Umschaltbare Zählrichtung

Wie bei den asynchronen Dualzählern beschrieben, kann auch die Zählrichtung der Synchronzähler durch eine Zusatzschaltung umschaltbar gemacht werden. Mit zwei UND und einem ODER Gatter oder mit der äquivalenten Schaltung dreier NAND Gatter werden mithilfe eines statischen High oder Low Pegels die Q oder Q-nicht Ausgänge zum Eingangssignal der nachfolgenden Speicher-FF ausgewertet. Das Bild zeigt einen 4-Bit Dualsynchronzähler mit Umschaltung der Zählrichtung.

Im Simulationsprogramm mit Standard-TTL Baugruppen 7476 JK-MS-FF, 7400 NAND, 7408 UND sowie 7404 Inverter arbeitete der Zähler bis maximal 25 MHz fehlerfrei.

Synchroner BCD-Vorwärtszähler

Mit einer Zusatzschaltung entsteht aus einem 4-Bit-Dualzähler ein BCD-Vorwärtszähler. Damit er beim 10. Takt auf dual 0000 steht, darf das zweite Speicher-FF nicht gesetzt werden und das vierte Speicher-FF muss zurückgesetzt werden. Der folgende Schaltungsvorschlag mit 7476 JK-MS-FF stellt einen BCD-Synchronzähler dar. Mit Standard TTL-ICs wurden in der Simulation 10 MHz als maximale Zählfrequenz erreicht.

Die Pegel der J-K-Eingänge werden nach der positiven Taktflanke eingelesen und nach der fallenden Flanke an die Q-Ausgänge gegeben. Das FF I arbeitet im Toggle-Modus. Das FF II kippt immer dann, wenn das neu hinzugekommene erste UND Gatter gesetzt ist. Dazu müssen Q0 und Q3-nicht High Pegel haben. Der 8. Takt setzt das FF III und Q3-nicht wechselt auf Low Pegel.

Der 10. Takt muss alle Q-Ausgänge auf 0 setzen. Bedingt durch den Toggle-Modus ist das beim FF I gewährleistet. Das FF II kann nicht neu gesetzt werden, da vom UND Gatter gesteuert J und K Low Pegel haben. Sein Ausgang bleibt mit Q1 = 0 gespeichert. Das FF III bleibt mit J = K = 0 sowieso in seinem Speicherzustand. Der Reset beim FF IV beruht auf der getrennten Steuerung von J und K. Der K-Eingang wird vom Ausgang des FF I gesteuert, der zum 10. Takt High Pegel hat, während der J-Eingang auf Low Pegel liegt.

Umschaltbare BCD-Zähler

In der TTL-Familie findet man unterschiedliche Synchronzähler. Das SN 74190 IC ist ein BCD-Zähler mit umschaltbarer Zählrichtung, dessen Anfangswert zudem auch noch programmiert werden kann. Die zahlreichen Gatter der Zusatzschaltungen und die ausführliche Schaltungsanalyse sind an dieser Stelle zu umfangreich. In den Datenblättern der Hersteller sind oftmals die entsprechenden Blockschaltungen mit den Gattern veröffentlicht.