MOS-Feldeffekttransistor

Die Gate-Elektrode ist im Feldeffekttransistor, FET elektrisch leitend mit dem Halbleitermaterial verbunden. Im MOS-FET ist die Gate-Metallelektrode durch eine dünne Oxidschicht vom Halbleiter getrennt. Das Oxid ist Quarz, Siliziumdioxid und ein extrem guter Isolator. Die Bauteilbezeichnung steht für Metall-Oxide-Semiconductor-Feldeffekt-Transistor.

Vom Halbleitermaterial her unterscheidet man zwischen dem p-Kanal MOS-FET und n-Kanal MOS-FET. Von der Bauart abhängig gibt es Anreicherungs- und Verarmungstransistoren. Der Anreicherungstyp, englisch enhancement, oder selbstsperrender MOS-FET ist ohne Ansteuerung nicht leitend und aus technologischen Gründen meistens ein p-Kanal-Transistor. Der Verarmungstyp, englisch depletion, ist wie ein "normaler" FET selbstleitend und fast immer ein n-Kanal-Typ. Beide Arten werden für eine Schwellenspannung zwischen 0,8 ... 2 V, charakterisiert als Niedervolttechnik und 2,5 ... 4 V als Hochvolttechnik hergestellt. Innerhalb dieses Spannungsbereichs zwischen Gate und Source wird der Kanal gerade abgeschnürt oder gerade geöffnet. Die MOS-FET-Technologie hat eine besondere Bedeutung in der monolithischen Großintegration bei der Chipherstellung erlangt. Sie gestattet eine hohe Integrationsdichte bei sehr geringer Fehlerrate und einem kleinen Leistungsverbrauch, da die Ansteuerung stromlos erfolgt.

Selbstleitender MOS-FET

Auf einem p-Trägermaterial, dem Substrat, englisch als Bulk bezeichnet, befindet sich eine schwach n-leitend dotierte Zone. Sie ist mit den Elektroden Drain und Source elektrisch leitend verbunden. Dazwischen liegt durch die Oxidschicht isoliert die Gateelektrode. Manchmal ist das Substrat intern mit Source leitend verbunden, oft ist dafür eine vierte Elektrode herausgeführt. Dieser MOS-FET verhält sich in vielen Eigenschaften wie ein FET, allerdings mit isoliertem Gate und wird daher auch als IG-FET bezeichnet.

Im Schaltzeichen steht die Gateelektrode vergleichbar mit einer Kondensatorplatte dem Kanal gegenüber. Der Kanal veranschaulicht mit seiner durchgezogenen Linie die Selbstleitfähigkeit. Bei Ansteuerung entsteht zwischen der Gateelektrode und dem Kanal ein elektrisches Feld, das Elektronen aus dem n-Kanal in das p-Substrat verdrängt. Es bildet sich eine Verarmungszone, die den selbstleitenden n-Kanal bis zur Abschnürung verengt und hochohmiger werden lässt.

Im FET bildet sich durch die Sperrzone des pn-Übergangs zwischen Gate und Source eine elektrische Isolierung. Ein Umpolen der Gatespannung würde die Sperrzone abbauen und den FET zerstören. Der MOS-FET besitzt eine permanente Isolierschicht, die auch durch Potenzialumkehr am Gate bestehen bleibt. Wird für den oben dargestellten MOS-FET das Gate positiv, so zieht das elektrische Feld Ladungsträger aus dem p-Substrat in den n-Kanal hinein. Seine Leitfähigkeit nimmt dann wegen der Anreicherung mit Ladungsträgern zu.

Das Diagramm zeigt ein typisches Eingangskennlinienfeld für einen n-Kanal IG-FET in Niedervolttechnik. Die Schwellenspannung beträgt hier −UGS P = 1,6 V. Die Kennlinien des selbstleitenden n-Kanal MOS-FETs verlaufen für negative Gate-Source-Spannungen im Verarmungsbereich und für positive Steuerspannungen im Anreicherungsbereich. Ist der Substratanschluss aus dem Gehäuse herausgeführt, kann mithilfe einer zusätzlichen Bulk-Source-Spannung das Kennlinienfeld beeinflusst werden. Das Ausgangskennlinienfeld entspricht dem eines selbstleitenden FET, wobei der Parameter UGS mit beiden Polaritäten vorhanden ist.

Selbstsperrender MOS-FET

Beim selbstsperrenden p-Kanal MOS-FET befindet sich zwischen zwei p-dotierten Inseln ein n-dotiertes Substrat. Die p-Bereiche sind elektrisch leitend mit dem Drain- und Sourceanschluss verbunden. Durch Siliziumdioxid isoliert liegt dazwischen die Gate-Elektrode. Ohne Ansteuerung bilden sich an den pn-Übergängen Sperrzonen aus. Beim Anlegen einer Drain-Sourcespannung kann sich je nach Polarität nur eine der Sperrzonen abbauen. Die Drain-Source-Strecke bleibt weiterhin gesperrt. Eine negative Spannung zwischen Gate und Source oder Gate und Substrat, dem Bulk erzeugt ein elektrisches Feld unterhalb der Isolationsschicht. Durch die Feldstärke werden negative Ladungsträger vom Gate weg in das Substrat gedrängt. Es entsteht eine p-leitende Brücke zwischen Drain und Source. Der Drainstrom ist in diesem Fall ein Löcherstrom (Defektelektronen).

Die Stromleitung beginnt nach der Anreicherung mit den entsprechenden Ladungsträgern zwischen Drain und Source. Die Eingangskennlinie des selbstsperrenden MOS-FET verläuft ausschließlich im Anreicherungsbereich. Erst nach dem Überschreiten eines Schwellenwerts UGS T kann Drainstrom fließen. Das Bild zeigt ein prinzipielles Eingangskennlinienfeld für einen selbstsperrenden MOS-FET mit p-Kanal.

Dual-Gate-MOS-Feldeffektransistoren

Für beide MOS-FET-Typen gibt es Transistoren mit zwei Gate-Elektroden zwischen der Drain-Source-Strecke. Mit jedem Gate lässt sich der Drainstrom voneinander fast unabhängig steuern. So können auf einfache Weise Modulatorschaltungen und geregelte Verstärker mit nur einem aktiven Bauteil erstellt werden.

Schutzvorkehrungen

Die Gateelektrode bildet mit dem Substrat, dem Kanal einen Kondensator. Das Dielektrikum ist eine im Mikrometerbereich sehr dünne Schicht Siliziumdioxid. Mit der Durchschlagsfestigkeit von Quarz mit 40 kV/mm stellt sie einen hervorragenden Isolator dar. Die elektrostatische Aufladung einer Person kann unbemerkt einige Kilovolt betragen. Die elektrostatische Spannung, die dann beim nicht geerdeten Berühren freiliegender Elektroden übertragen werden kann, könnte zur Zerstörung eines MOS-Bauteils führen.

Nach der Beziehung E = U / s, mit der Spannung U und dem Abstand s zwischen Gate und Substrat, errechnet sich die elektrische Feldstärke bei einer Spannung von 10 V und der Isolationsschichtdicke mit 1 μm zu E = 10 kV/mm. Im Medium Luft reichen3 kV/mm für einen Spannungsdurchschlag aus.

Bei MOS-Bauteilen sollten die Elektroden bis zum erfolgten Einbau elektrisch leitend kurzgeschlossen sein. Dazu reicht das Aufbewahren in Leitschaumstoff aus. Beim freien Umgang sollte man selbst und die Löteinrichtung gut geerdet sein. Viele MOS-Bauteile sind intern durch Z-Dioden für Spannungen über 60 V geschützt. Die pn-Sperrzonen der Schutzdioden verringern aber den extrem hohen Eingangswiderstand um einige Zehnerpotenzen auf das Niveau normaler Feldeffekttransistoren.